チップの生成には、製造と 3 つのリンクが含まれます。 チップの設計は、チップの萌芽の最前線にあります。
チップ設計業界は、業界チェーンのバックエンドのウェーハ製造、パッケージング、テストリンクと緊密に連携する必要があります。 設計段階でプロセスが対応する回路設計を達成できるかどうかを検討する必要があるだけでなく、チップ製品のタイムリーな供給を確保するために業界チェーンのリソースを統合する必要もあります。 したがって、この一連の生産を完了する企業の能力を試すテストでもあります。 Jinyu Semiconductor は、ワンストップのアプリケーション ソリューションとオンサイト技術サポート サービスを顧客に提供できます。
チップには数千の PN 接合、コンデンサ、抵抗、ワイヤなどが含まれており、エンジニアの設計レベルが性能、機能、性能を大きく左右するため、チップの設計は典型的な技術集約型産業であり、エンジニアの技術力が大きく問われます。チップのコストやその他のコア要素。
チップ設計の初めに、エンジニアがチップの特性に応じてチップの内部仕様を分割し、各部品の機能要求スペースを計画できるように、チップの目的、仕様、性能を定義する必要があります。異なるユニット間の接続方法を確立し、デザインの全体的な方向性を決定します。 この部分にはあまり技術的な内容はないようですが、後の設計で重要な役割を果たします。 地域分割が不十分であれば、この地域の機能実現は完了せず、これまでの取り組みがすべて覆されることになります。
次に、初期の仕様定義に基づいて、チップ アーキテクチャ、ビジネス モジュール、電源、および CPU、GPU、NPU、RAM、接続、インターフェイスなどのその他のシステム レベルの設計が定義されます。チップの設計では、システムの相互作用、機能、コスト、消費電力、パフォーマンス、セキュリティ、保守性、チップの測定可能性。
次に、システム設計で決定されたスキームに従って、設計者はモジュールごとに具体的な回路設計を行い、専用のハードウェア記述言語（VerilogまたはVHDL）を使用して具体的な回路実装をRTL（Register Transfer Level）レベルで記述します。 。 コード生成後は、機能が正しくなるまで、論理ゲートの設計図が仕様に適合しているかどうかの判定と、確立された仕様や規格に厳密に従って修正を繰り返す必要があります。
次に、論理合成ツールを使用して、ハードウェア記述言語で記述された RTL レベルのコードがゲート レベルのネットリストに変換され、回路が面積、タイミング、その他のターゲット パラメータの基準を満たしていることが確認されます。 論理合成の完了後、静的タイミング解析を実行し、特定のタイミング モデルを適用し、特定の回路に対して設計者が指定したタイミング制限に違反していないかを解析する必要があります。 設計プロセス全体は反復的なプロセスです。 いずれかのステップが要件を満たしていない場合は、前のステップを繰り返すか、RTL コードさえも再設計する必要があります。
最後に、NetList で指定されたサイズのシリコン領域に従って、回路をレイアウトして巻き付け、配線の物理的なレイアウトを機能とタイミングの観点から検証します。 これも反復的なプロセスです。 検証が要件を満たしていない場合は、前のステップを繰り返す必要があり、最終的にチップ製造用の GDS (Geometry Data Standard) レイアウトが生成されます。
チップ設計では、信号干渉、熱分布など、多くの変数を考慮する必要があることに注意してください。磁場や信号干渉などのチップの物理的特性は、製造プロセスが異なると大きく異なるため、 EDA ツールに頼って段階的に設計し、段階的にシミュレーションし、常に選択を行うことしかできません。
各シミュレーションの後、効果が理想的でない場合は、再設計する必要があります。 検査、シミュレーション、プロトタイプ プラットフォームなどの手段を通じて、これは設計が完了した後のプロセスではなく、設計の各リンク全体で繰り返される動作です。 これは、システム ソフトウェアとハードウェアの機能エラーを事前に発見し、パフォーマンスと消費電力をさらに最適化し、設計を正確で信頼性が高く、当初計画されたチップ仕様に一致させるためです。 これはチームの知恵、エネルギー、忍耐力が試される素晴らしいテストです。
